围绕长三角集成电路设计与制造产业实际需求，发现凝练产业重大协同创新任务，由协同单位共同组建协同创新工程部。首批包括集成电路制造技术工程部、嵌入式CPU工程部、集成电路新器件工程部、系统芯片工程部和FPGA工程部等5个工程部。

　　集成电路制造技术工程部：（1）以20-14纳米工艺节点的新材料，新工艺和新器件的先导性研发为基础，完成20-14纳米先导工艺线的开发，并实现向20-14纳米工艺大生产的技术转移；（2）开展65-28纳米先进工艺的射频与模拟电路核心IP的研发，以及20-14纳米射频、混合信号IP的设计理论和设计方法研究，建设“开源模拟IP库”。满足区域集成电路产品对国产先进工艺与核心IP的需求，赶超国际集成电路先进制造水平。

　　嵌入式CPU工程部：以高能效嵌入式CPU共性技术研究为基础，研发面向应用的高性能、低功耗的系统芯片软硬件原型平台，承接国家金融IC卡换芯工程、数字电视、工业控制、信息安全、物联网等重大协同创新任务，全面支撑国产系统芯片产业的发展。实现“国内第一、世界第二”的战略目标。

　　集成电路新器件工程部：开展以国际首创的半浮栅晶体管（SFGT）为代表的微电子基础器件研究，开发基于半浮栅新型器件的存储器、图像传感器等电路产品并实现规模应用，为我国集成电路产业实现“弯道超车”提供创新发展机遇。

　　系统芯片工程部：开展高能效集成电路关键技术与系统芯片开发平台技术研究，研发高性能、低功耗的移动智能终端系统芯片并实现推广应用，研发新型卫星通信系统芯片并实现在国防领域的应用。提升长三角在移动智能芯片领域的领先优势以及对国防安全的保障作用，为产业发展、经济辐射与国防安全做贡献。

　　FPGA工程部：开展自主可控的高性能、低功耗、抗辐照的FPGA结构和电路技术研究，开发千万门级抗辐照FPGA器件和配套软件并实现在我国航空航天以及国防领域的规模化应用。突破国外对我国高端核心电子器件的技术壁垒和产品禁运，保障我国的信息安全和国防安全。